

(19)



JAPANESE PATENT OFFICE

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10055135 A**(43) Date of publication of application: **24.02.98**

(51) Int. Cl. **G09C 1/00**  
**G09C 1/10**

(21) Application number: **08211227**(22) Date of filing: **09.08.96**(71) Applicant: **FUJITSU LTD**

(72) Inventor: **KITAJIMA HIRONOBU**  
**FUEKI SHUNSUKE**


(54) **CIPHERING/DECIPHERING DEVICE AND  
 METHOD USING PROGRAMMABLE LOGIC  
 ELEMENT/DEVICE**

## (57) Abstract:

**PROBLEM TO BE SOLVED:** To realize a ciphering/deciphering technology which is capable of changing an algorithm flexibly in accordance with the condition of a necessary secrecy or the like and which is of high speed.

**SOLUTION:** When this device receives changing data, a hardware description language compiler 27 takes out a corresponding ciphering/deciphering algorithm file 24 from a database 23 to compile it by using a hardware description language library 26 generated by a hardware description language library generator 25. A configuration device 29 changes a ciphering/deciphering circuit by writing a mapping data object 28 generated in this manner to a programmable logic element/device 30. Since the constitution of the ciphering/deciphering circuit is automatically changed based on the changing data, the changing of a ciphering/deciphering algorithm is facilitated.

COPYRIGHT: (C)1998,JPO









ース23から自動的に検索する(ステップS4)。そして、検索した暗号化アルゴリズム24の復号コードに、設定データの具体値を入力する(ステップS5)。

[0053] 次に、ハードウェア記述言語ライブラリ26を利用して、暗号化アルゴリズム24をコンパイルする(ステップS6)。これにより、プログラマブル論理素子/装置30の内部の配線や配線が最適化され、設定データにより指定された特定の暗号化回路のビットパターンが生成される(ステップS7)。

[0054] 次に、コンパイルエミュレーション装置29は、プログラマブル論理素子/装置30の周辺回路(不図示)のタイミング信号を発生させ(ステップS8)、プログラマブル論理素子/装置30にビットパターンが生成された28をダウンロードする。こうして、プログラマブル論理素子/装置30の配線や配線が作成される(ステップS9)。処理が終了する。

[0055] このように、コンパイルエミュレーション装置においては、簡単に設定データを指定するだけで、プログラマブル論理素子/装置30のプログラミングが自動的に行われるため、設計能力のないユーザでも設計者化、復号化回路を作成することができ、また、設計者にとっても、設計ソフトウェアを用いて回路全体を設計する必要なく、より短時間で暗号化/復号化回路を作成することが出来る。

[0056] 図6の処理では、外部から与えられた設定データに基づいて暗号化/復号化回路の仕様を自動生成しているが、他の方法で仕様を変更してもよい。例えば、暗号化回路のビット長などの具体値が既に埋め込まれた暗号化/復号化アルゴリズム24を保存しておき、それに基づいてコンパイルを行ってもよい。

[0057] また、暗号化/復号化アルゴリズム24を利用せずに、ステップ23に保存されている既存のハードウェア記述言語ライブラリ26をコンパイルするだけで仕様を変更したり、既存のビットパターンが生成された28を直接ダウンロードして仕様を変更したりすることもできる。さらに、ネットワーク経由で送受信したハードウェア記述言語ライブラリ26やビットパターンが生成された28を用いて、暗号化/復号化回路の仕様を変更することも可能である。

[0058] 設定データ、暗号化/復号化アルゴリズム24、ハードウェア記述言語ライブラリ26、ビットパターンが生成された28のように、暗号化/復号化回路の仕様を変更するために使用される情報、上述の設定データに相当する。

[0059] 一方、実行フェーズにおいては、図7に示すように、コンパイルエミュレーションプログラマブル論理素子/装置30は、ホストCPU21またはネットワーク40から半変/暗号文を受け取り、その暗号化

/復号化を行う。そして、得られた暗号文/平文は、ホストCPU21またはネットワーク40に出力される。

[0060] プログラマブル論理素子/装置30は、ネットワーク40との間のデータの出入力を、TCP/IP (transmission control protocol/internet protocol) などのプロトコルにより、直接またはホストCPU21経由で行うことができる。直接データの出入力を行う場合は、プログラマブル論理素子/装置30は、TCP/IP制御用のハードウェア(不図示)を介して、ネットワーク40と接続される。

[0061] 図7のプログラマブル論理素子/装置30は、設定データの仕様と適合する平文/暗号文を暗号化/復号化するハードウェア回路であり、ソフトウェアを利用した暗号化/復号化処理に比べて、はるかに高速に暗号化/復号化を実行する。このため、ネットワーク40との間でやり取りされるデータのリアルタイム処理に適している。

[0062] 次に、図8から図11までを参照しながら、プログラマブル論理素子/装置30を用いて作成される暗号化/復号化回路の構成を説明する。図8および図9は、DESの暗号化回路の例を示している。図8は、暗号化のタイミント発生と平文の変換を行う回路部分を示しており、図9は、暗号化後の変換を行う回路部分を示している。

[0063] コンパイルエミュレーションフェーズでは、まず入力/出力のエンリフとして、図8に示されるように、入力文字データ $R_n$ と $L_n$ を格納するレジスタ41と42、および暗号化の繰り返し回数 $n$ を指定するレジスタ43が生成される。また、処理の開始と停止を通知するSTART/STOP信号を格納するレジスタ47、処理の終了を通知するENDフラグを通知するレジスタ48、およびDESの暗号化が完了した文字データを格納するレジスタ45、46も生成される。

[0064] 一方、内部回路としては、DESの暗号化アルゴリズムを実現するために、 $m$ 個の暗号化鍵 $K_1, K_2, \dots, K_m$ が設定されるレジスタ43-1, 43-2, ..., 43- $m$ 、DES暗号化回路44-1, 44-2, ..., 44- $m$ 、クロック回路50、減算カウンタ51、およびR回路52が定義される。

[0065] また、図9に示されるように、暗号化鍵に対応する乱数を生ずる乱数発生器53、適切な値を行うためのビット圧縮回路54、巡回シフトを行うためのビットシフト器55-1, 55-2, ..., 55- $m$ 、56-1, 56-2, ..., 56- $m$ 、およびシフト後の暗号化鍵を格納するレジスタ57-1, 57-2, ..., 57- $m$ も定義される。

[0066] 実行フェーズでは、繰り返し回数 $n$ をレジスタ49に設定し、入力文字データ $R_n$ と $L_n$ をレジスタ41と42に設定し、START/STOP信号をSTARTにすると、クロック回路50によりクロック信号が発生し、減算カウンタ51、DES暗号化回路44-1, 乱数発生器53、ビット圧縮回路54、ビットシフト器55-1, 56-1, ..., 56- $m$ にクロック信号が伝わる。

[0067] 減算カウンタ51は、繰り返し回数 $m$ だけ減算と値0を出力し、OR回路52の出力するHOLD信号は1から0になる。これにより、クロック回路50と減算カウンタ51は停止する。

[0068] ビット圧縮回路54は、乱数発生器53が発生する乱数のビット長を削減し、ビットシフト器55-1, 56-1は、クロック信号に同期して、圧縮された乱数をシフトし、レジスタ57-1に出力する。また、DES暗号化回路44-1は、クロック信号に同期して、逐次バイナリ構造により、暗号化鍵 $K_n$ を用いた逐次の計算を行い、 $m$ クロックサイクル後に暗号化が完了した文字データをレジスタ45, 46に出力する。

[0069] DESの暗号化回路は、構成としては図8および図9の暗号化回路と同様であり、暗号化が完了した文字データを入力として、平文の文字データを出力する。図10は、RSAの暗号化回路の例を示している。RSAによる暗号化のコンパイルエミュレーションフェーズでは、まず入力/出力のエンリフとして、公開暗号化鍵 $e$ を格納するレジスタ61と、公開暗号化鍵 $n$ を格納するレジスタ62と、入力としての平文 $M$ を格納するレジスタ64も生成される。

$$\begin{aligned} M^0 &= 1 \\ M^1 &= M \pmod{n} \\ M^2 &= M^1 \cdot M \pmod{n} \\ &\vdots \\ M^{n-1} &= M^{n-2} \cdot M \pmod{n} \\ M^n &= M^{n-1} \cdot M \pmod{n} \end{aligned}$$

(5) 式の右辺はすべて、法 $n$ による除算の剰余を求めている。図10の乗算器69と剰余器70は、HOLD信号が0になるまで(5)式に基づき計算を実行し、最終的に $M^n \pmod{n}$ を出力する。こうして、暗号文 $C$ が生成される。

[0074] また、RSAによる暗号化のコンパイルエミュレーションフェーズでは、図11のような暗号化回路が構成される。図11の回路は、図10の暗号化回路と同様の構成であるが、暗号化鍵 $e, n$ と平文 $M$ の代わりに、復号化鍵 $d, n$ と暗号文 $C$ がそれぞれレジスタ61, 62, 63に入力されることになる。また、レジスタ71からは、暗号文 $C$ の代わりに、平文 $M$ が出力される。実行フェーズにおける復号化回路の動作は、図10の暗号化回路と同様である。

[0075] 次に、図12から図15までを参照しながら、本発明の暗号化/復号化装置の適用例について説明する。図12は、暗号化/復号化装置の仕様を定期的に更新する方法を示している。図12において、プログラマブル論理素子/装置30は、ネットワーク40を介し

て、乱数発生器53、ビット圧縮回路54、ビットシフト器55-1, 56-1, ..., 56- $m$ にクロック信号が伝わる。

[0070] 一方、内部回路としては、RSAのアルゴリズムを実現するために、クロック回路66、減算カウンタ67、OR回路68、乗算器69、および剰余器70が定義される。

[0071] 実行フェーズでは、暗号化鍵 $e$ をレジスタ61へ、暗号化鍵 $n$ をレジスタ62へセットし、平文 $M$ をレジスタ63に設定し、START/STOP信号をSTARTにすると、クロック回路66によりクロック信号が発生し、減算カウンタ67、乗算器69、剰余器70にクロックが伝わる。

[0072] 減算カウンタ67は、暗号化鍵 $e$ の値だけ減算と値0を出力し、OR回路68の出力するHOLD信号は1から0になる。これにより、クロック回路66と減算カウンタ67は停止し、減算カウンタ67は、最大値まで数えられるようになっている。

[0073] 乗算器69と剰余器70は、クロック信号に同期して、(3)式に相当する一連の計算を行う。

(3) 式の右辺の $M^e \pmod{n}$ は、 $M^e$ を $n$ で除算したときの剰余と解釈することができ、これは式(5)のような展開式により求めることができる。

$$(5)$$

て、逐次的にコンピュタ81と結ばれている。ノート82, 83は、ネットワーク40上に接続された中継コンピュタや中継器などである。

[0076] コンピュタ81はタイマを用いて時間を計測し、一定時間毎に、設定データの更新指示をホストCPU21に送信する。これにより、ホストCPU21は、設定データを変更して、コンパイルエミュレーションを再度実行し、暗号化/復号化装置の仕様を変更する。このとき、例えばアルゴリズムや鍵が更新される。送受信のコンピュタ81の代わりに、ホストCPU21や他のコンピュタ70のCPUで、時間を計測してもよい。

[0077] このようなシステムにより、一定時間毎に暗号化/復号化装置の仕様を更新することができ、暗号がより解読されにくくなる。図13は、図12のシステム構成において、暗号化/復号化装置の仕様を外部からの要請に基づいて更新する方法を示している。図13において、ホストCPU21からの接続要求が送受信のコンピュタ81に伝えられ、コンピュタ81による接続許可の返答時に、設定データの更新を指示する。

【0070】このようなシステムにより、符号化/復号化処理の仕様が、外部から変更することができるようになる。図14は、符号化/復号化処理の仕様を制御するデータの種類別に、対応する処理方法を示している。図14において、プロパティ/属性型データ/符号301は、テキストデータ0を介して、遠隔地のコンピュータ85、87、89、1と結ばれている。フォーマット5、6、88、90、92は、テキストデータ0上に設けられた中継コンピュータ44を経路とされている。

【0080】ここでは、ホストCPU21は、コンビュータ85との通信にRSATアルファと暗号化鍵e1を使用し、コンビュータ87との通信にDESTアルファと暗号化鍵k1を使用し、コンビュータ89との通信にRSATアルファと暗号化鍵e2を使用し、コンビュータ91との通信にDESTアルファと暗号化鍵k2を使用している。

【00082】図15は、暗号化/復号化に装置の仕様を必要とされる処理速度に応じて変更する方法を示している。図15において、プロセッサの管理素子/装置30、30'は、ネットワーク40を介して、送受信のコントロール93と結ばれている。ノード94、95、96は、ネットワーク40上に接続された中継コンピュータや中継器などである。プロセッサの管理素子/装置30にはホストCPU21が接続され、プロセッサの管理素子/装置30'にはホストCPU21'が接続されている。

【00084】また、図12から図15までのシステムにおいて、暗号化/復号化装置の仕様を変更するために必要な変更データを暗号化して、送附地のコンピュータ81、85、87、89、91からホストCPU21、21'に送附することもできる。

【000877】 本発明によれば、高速かつフレキシブルな暗号化/復号化装置が実現される。これにより、大規模なデータベースの暗号化、復号化装置やリアルタイムの暗号化/復号化装置を、機密の度合いや用途に応じてハードウェアからソフトウェアとしたり、自動生成したりすることが可能になる。

- 【図2】 実数対応における符号化/復号化と位置の繰返図
- 【図3】 情報処理装置の構成図である。
- 【図4】 ライブラリの例を示す図である。
- 【図5】 符号化アルゴリズムアルの例を示す図である。
- 【図6】 コンパイルエンジンにおける処理のフローチャートである。
- 【図7】 実行プロセスを示す図である。
- 【図8】 DESの符号化回路を示す図（その1）である。

る。

【図15】処理速度に応じた仕様の変更方法を示す図である。

【図16】DESのアルゴリズムを示す図である。

【図17】RSAのアルゴリズムを示す図である。

**【例 3】**

**【例4】**

17

```
module Bcount15(q, clk)
```

平文

```
input c1a,
res(15:0) 0;
```

密

always (poseage cin)  
0=0+ d1.

复号  $d$  (m)

4  
 5  
 6  
 7  
 8  
 9  
 10  
 11  
 12  
 13  
 14  
 15  
 16  
 17  
 18  
 19  
 20  
 21  
 22  
 23  
 24  
 25  
 26  
 27  
 28  
 29  
 30  
 31  
 32  
 33  
 34  
 35  
 36  
 37  
 38  
 39  
 40  
 41  
 42  
 43  
 44  
 45  
 46  
 47  
 48  
 49  
 50  
 51  
 52  
 53  
 54  
 55  
 56  
 57  
 58  
 59  
 60  
 61  
 62  
 63  
 64  
 65  
 66  
 67  
 68  
 69  
 70  
 71  
 72  
 73  
 74  
 75  
 76  
 77  
 78  
 79  
 80  
 81  
 82  
 83  
 84  
 85  
 86  
 87  
 88  
 89  
 90  
 91  
 92  
 93  
 94  
 95  
 96  
 97  
 98  
 99  
 100  
 101  
 102  
 103  
 104  
 105  
 106  
 107  
 108  
 109  
 110  
 111  
 112  
 113  
 114  
 115  
 116  
 117  
 118  
 119  
 120  
 121  
 122  
 123  
 124  
 125  
 126  
 127  
 128  
 129  
 130  
 131  
 132  
 133  
 134  
 135  
 136  
 137  
 138  
 139  
 140  
 141  
 142  
 143  
 144  
 145  
 146  
 147  
 148  
 149  
 150  
 151  
 152  
 153  
 154  
 155  
 156  
 157  
 158  
 159  
 160  
 161  
 162  
 163  
 164  
 165  
 166  
 167  
 168  
 169  
 170  
 171  
 172  
 173  
 174  
 175  
 176  
 177  
 178  
 179  
 180  
 181  
 182  
 183  
 184  
 185  
 186  
 187  
 188  
 189  
 190  
 191  
 192  
 193  
 194  
 195  
 196  
 197  
 198  
 199  
 200  
 201  
 202  
 203  
 204  
 205  
 206  
 207  
 208  
 209  
 210  
 211  
 212  
 213  
 214  
 215  
 216  
 217  
 218  
 219  
 220  
 221  
 222  
 223  
 224  
 225  
 226  
 227  
 228  
 229  
 230  
 231  
 232  
 233  
 234  
 235  
 236  
 237  
 238  
 239  
 240  
 241  
 242  
 243  
 244  
 245  
 246  
 247  
 248  
 249  
 250  
 251  
 252  
 253  
 254  
 255  
 256  
 257  
 258  
 259  
 260  
 261  
 262  
 263  
 264  
 265  
 266  
 267  
 268  
 269  
 270  
 271  
 272  
 273  
 274  
 275  
 276  
 277  
 278  
 279  
 280  
 281  
 282  
 283  
 284  
 285  
 286  
 287  
 288  
 289  
 290  
 291  
 292  
 293  
 294  
 295  
 296  
 297  
 298  
 299  
 300  
 301  
 302  
 303  
 304  
 305  
 306  
 307  
 308  
 309  
 310  
 311  
 312  
 313  
 314  
 315  
 316  
 317  
 318  
 319  
 320  
 321  
 322  
 323  
 324  
 325  
 326  
 327  
 328  
 329  
 330  
 331  
 332  
 333  
 334  
 335  
 336  
 337  
 338  
 339  
 340  
 341  
 342  
 343  
 344  
 345  
 346  
 347  
 348  
 349  
 350  
 351  
 352  
 353  
 354  
 355  
 356  
 357  
 358  
 359  
 360  
 361  
 362  
 363  
 364  
 365  
 366  
 367  
 368  
 369  
 370  
 371  
 372  
 373  
 374  
 375  
 376  
 377  
 378  
 379  
 380  
 381  
 382  
 383  
 384  
 385  
 386  
 387  
 388  
 389  
 390  
 391  
 392  
 393  
 394  
 395  
 396  
 397  
 398  
 399  
 400  
 401  
 402  
 403  
 404  
 405  
 406  
 407  
 408  
 409  
 410  
 411  
 412  
 413  
 414  
 415  
 416  
 417  
 418  
 419  
 420  
 421  
 422  
 423  
 424  
 425  
 426  
 427  
 428  
 429  
 430  
 431  
 432  
 433  
 434  
 435  
 436  
 437  
 438  
 439  
 440  
 441  
 442  
 443  
 444  
 445  
 446  
 447  
 448  
 449  
 450  
 451  
 452  
 453  
 454  
 455  
 456  
 457  
 458  
 459  
 460  
 461  
 462  
 463  
 464  
 465  
 466  
 467  
 468  
 469  
 470  
 471  
 472  
 473  
 474  
 475  
 476  
 477  
 478  
 479  
 480  
 481  
 482  
 483  
 484  
 485  
 486  
 487  
 488  
 489  
 490  
 491  
 492  
 493  
 494  
 495  
 496  
 497  
 498  
 499  
 500  
 501  
 502  
 503  
 504  
 505  
 506  
 507  
 508  
 509  
 510  
 511  
 512  
 513  
 514  
 515  
 516  
 517  
 518  
 519  
 520  
 521  
 522  
 523  
 524  
 525  
 526  
 527  
 5

⑫

1)) (

(a, n)	化
--------	---

暗号


E : M

5

【図1】

暗号化アルゴリズムの例を示す図

【図5】



【図12】

```

module top:
  reg clock, reset, start, end;
  wire [0:15] M, C;
  wire [0:15] e;
  wire [0:15] n;
  wire [0:15] a;

  rsync enc(M, C, e, n, clock, reset, start, end);
endmodule


module rsync(M, C, e, n, clk, res, st, ed):
  input [0:15] M;
  input [0:15] C;
  input [0:15] e;
  input [0:15] n;
  input clk, res, st;
  output [0:15] C;

  integer i;
  always@(posedge clk)
    if (res == 1'b1)
      C = 16'd0;
    else if (st == 1'b1)
      for (i=0; i<e; i++)
        C = (M<>C);
    ed = 1'b1;
endmodule

```


本発明の暗号化アルゴリズムの例を示す図

endmodule




暗号化/復号化装置の構成図

【図2】




【図6】

コンパイルプログラムにおける処理フローチャート




【図7】

実行システム




【図10】

RSAの符号化回路を示す図




【図11】

RSAの復号化回路を示す図




【図8】

DESの符号化回路を示す図 (その1)







DESの7ルックアップを示す図

[図16]

